2 4/23/02.

10/083602 10/083602 10/083602

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 4月25日

出願番号

Application Number:

特願2001-127205

[ST.10/C]:

[JP2001-127205]

出 願 人
Applicant(s):


株式会社日立製作所

株式会社日立超エル・エス・アイ・システムズ

2002年 2月15日

特許庁長官 Commissioner, Japan Patent Office





特2001-127205

【書類名】

特許願

【整理番号】

H01001341

【提出日】

平成13年 4月25日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 27/10

' G11C 16/02

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

梅本 由紀子

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

田中 利広

【発明者】

【住所又は居所】 東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

谷川 博之

【発明者】

【住所又は居所】 東京都小平市上水本町5丁目22番1号 株式会社日立

超エル・エス・アイ・システムズ内

【氏名】

品川 裕

【特許出願人】

【識別番号】

000005108

【氏名又は名称】

株式会社日立製作所

【特許出願人】

【識別番号】

000233169

【氏名又は名称】

株式会社日立超エル・エス・アイ・システムズ

【代理人】

【識別番号】

100080001

【弁理士】

【氏名又は名称】

筒井 大和

【電話番号】

03-3366-0787

【手数料の表示】

【予納台帳番号】

006909

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 不揮発性半導体記憶装置、そのデータ消去方法、情報処理装置 および不揮発性記憶装置システム

【特許請求の範囲】

【請求項1】 制御部とメモリアレイ部と電圧生成部を有し、

上記メモリアレイ部は、第1の半導体領域と、第1の半導体領域上に形成される第2の半導体領域と、第2の半導体領域上に形成されるメモリセル部を有し、

上記制御部は、外部から上記第2の半導体領域に電荷をチャージすることが必要なアクセス指示を受けた時に又はアクセス指示を受ける前に、上記第2の半導体領域に印加するための電圧の生成を上記電圧生成部に指示する制御信号を出力し、

外部から上記第2の半導体領域にチャージした電荷をディスチャージすべき事を指示された時に、上記第2の半導体領域にチャージした電荷をディスチャージ するための制御信号を上記電圧生成部に指示することを特徴とする不揮発性半導 体記憶装置。

【請求項2】 制御部とメモリアレイ部と電圧生成部を有し、

上記メモリアレイ部は、第1の半導体領域と、第1の半導体領域上に形成される第2の半導体領域と、第2の半導体領域上に形成されるメモリセル部を有し、

上記制御部は、外部より第1動作指示と第2動作指示を受けることが可能であり、

上記第1動作指示を受けた場合、上記電圧生成部に対して、上記第2の半導体 領域に電荷をチャージするために印加する電圧の生成を指示し、

上記第2動作指示を受けた場合、上記電圧生成部に対して、上記第2の半導体 領域にチャージされた電荷のディスチャージを指示することを特徴とする不揮発 性半導体記憶装置。

【請求項3】 中央処理装置と不揮発性半導体記憶装置が1の半導体基板上 に形成され、

上記不揮発性半導体記憶装置は、メモリアレイ部と電圧生成部を有し、上記中 央処理装置からの制御信号に応じて第1動作と第2動作を含む動作を行い、 上記メモリアレイ部は、上記半導体基板上に第1の半導体領域と、第1の半導体領域上にデータを記憶するためのメモリセル部が形成され、

上記中央処理装置は、状態を記憶するためのレジスタ部を有し、

上記不揮発性半導体記憶装置に対して上記第1動作を指示する場合において、

上記レジスタ部が第1の状態を示す場合、上記不揮発性半導体記憶装置に対して、第1の時間の間、上記第1の半導体領域に電荷をチャージするための電圧の 生成を指示し、

上記レジスタ部が第2の状態を示す場合、上記不揮発性半導体記憶装置に対して、第2の時間の間、上記第1の半導体領域に電荷をチャージするための電圧の 生成を指示し、

上記不揮発性半導体記憶装置に対して上記第2動作を指示する場合、上記不揮発性半導体記憶装置に対して、上記第1の半導体領域にチャージされた電荷をディスチャージすることを指示し、上記レジスタ部を第1の状態とすることを特徴とする情報処理装置。

【請求項4】 制御装置と1以上の不揮発性半導体記憶装置を有し、

上記制御装置は、外部とのインターフェース部を有し、外部から第1動作と第2動作を指示され、動作指示に応じて所定の不揮発性半導体記憶装置を選択し、選択された不揮発性半導体記憶装置に対して、上記第1動作に応じて、第1動作信号を出力し、第2動作に応じて、第2動作信号と第3動作信号を順次出力し、

上記1以上の不揮発性半導体記憶装置はそれぞれ、制御部とメモリアレイ部と 電圧生成部を有し、

上記メモリアレイ部は、第1半導体領域と、第1の半導体領域上に形成される 第2の半導体領域と、第2の半導体領域上に形成されるメモリセル部を有し、

上記不揮発性半導体記憶装置は、

上記第1動作信号に応じて、上記制御部は上記第2の半導体領域に電荷をチャージするための電圧の生成を、上記電圧生成部に指示し、電荷のチャージ完了に 応じて第1動作信号に応じた所定の動作を行い、

上記第2動作信号に応じて、上記制御部は上記第2の半導体領域にチャージし た電荷のディスチャージ動作を行い、 上記第3動作信号に応じて、上記制御部は第3動作信号に応じた所定の動作を 行うことを特徴とする不揮発性記憶装置システム。

【請求項5】 制御装置と1以上の不揮発性半導体記憶装置を有し、

上記制御装置は、外部とのインターフェース部を有し、インターフェース部を 介して外部から第1動作と第2動作を指示され、動作指示に応じて所定の不揮発 性半導体記憶装置を選択し、選択された不揮発性半導体記憶装置に対して、上記 第1動作に応じて第1動作信号と第2動作信号を順次出力し、上記第2動作に応 じて第3動作信号を出力し、

上記1以上の不揮発性半導体記憶装置はそれぞれ、制御部とメモリアレイ部と 電圧生成部を有し、

上記メモリアレイ部は、第1半導体領域と、第1の半導体領域上に形成される 第2の半導体領域と、第2の半導体領域上に形成されるメモリセル部を有し、

上記不揮発性半導体記憶装置は、

上記第1動作信号に応じて、上記制御部は上記第2の半導体領域に電荷をチャージするための電圧の生成を上記電圧生成部に指示し、

上記第2動作信号に応じて、上記制御部は第2動作信号に応じた所定の動作を 行い、

上記第3動作信号に応じて、上記制御部は第3動作信号に応じた所定の動作を 行うことを特徴とする不揮発性記憶装置システム。

【請求項6】 (a) 半導体基板中の第1の半導体領域に形成されたソース」 およびドレイン用の第2の半導体領域、前記ソースおよびドレイン用の第2の半 導体領域間上にゲート絶縁膜を介して形成された電荷蓄積層および前記電荷蓄積 層上に絶縁膜を介して設けられた制御電極を有するメモリセルと、

- (b)前記第1の半導体領域と半導体基板との間に形成された第3の半導体領域と、
 - (c) 前記制御電極に電圧を印加する第1の電圧印加手段と、
 - (d) 前記第1の半導体領域に電圧を印加する第2の電圧印加手段と、
- (e)前記第3の半導体領域に電圧を印加する第3の電圧印加手段と、 を有することを特徴とする不揮発性半導体記憶装置。

【請求項7】 前記不揮発性半導体記憶装置の制御電極には、第1の電圧が 印加され、前記第1の半導体領域には、第2の電圧が印加され、

前記第1の電圧と第2の電圧との電位差は、前記電荷蓄積層に蓄積された電子 を前記第1の半導体領域中に引き抜くことが可能な電圧であることを特徴とする 請求項6記載の不揮発性半導体記憶装置。

【請求項8】 前記不揮発性半導体記憶装置の制御電極には、第1の電圧が 印加され、前記第1の半導体領域には、第2の電圧が印加され、

前記第1の電圧と第2の電圧との電位差は、前記電荷蓄積層に蓄積された電子をトンネル現象によって前記第1の半導体領域中に引き抜くことが可能な電圧であることを特徴とする請求項6記載の不揮発性半導体記憶装置。

【請求項9】 前記不揮発性半導体記憶装置の制御電極には、第1の電圧が 印加され、前記第1の半導体領域には、第2の電圧が印加され、前記第3の半導 体領域には第3の電圧が印加され、

前記第3の電圧は、前記第2の電圧より高いことを特徴とする請求項6記載の 不揮発性半導体記憶装置。

【請求項10】 前記不揮発性半導体記憶装置は、前記制御電極に第1の電圧を印加し、前記第1の半導体領域に第2の電圧を印加することにより、前記電荷蓄積層に蓄積された電子を前記第1の半導体領域中に引きぬくことによりデータを電気的に消去することが可能であることを特徴とする請求項6記載の不揮発性半導体記憶装置。

【請求項11】 前記不揮発性半導体記憶装置は、前記メモリセルが複数形成されたメモリセル群を複数有し、各メモリセル群中のメモリセルは、分離されていない第3の半導体領域の上部に形成されていることを特徴とする請求項6記載の不揮発性半導体記憶装置。

【請求項12】 前記不揮発性半導体記憶装置は、前記メモリセルが複数形成されたメモリセル群を複数有し、各メモリセル群中のメモリセルは、所定個数を単位として前記単位毎に分離された第3の半導体領域の上部に形成されていることを特徴とする請求項6記載の不揮発性半導体記憶装置。

【請求項13】 前記不揮発性半導体記憶装置は、前記メモリセルを第1の

所定個数を単位とする第1のメモリセル群と、前記メモリセルを前記第1の所定個数より多い第2の所定個数を単位とする第2のメモリセル群と、を複数有し、

前記複数の第1のメモリセル群中のメモリセルは、第3の所定個数を単位として前記単位毎に分離された第3の半導体領域の上部に形成され、

前記複数の第2のメモリセル群中のメモリセルは、前記第3の所定個数より多い第4の所定個数を単位として前記単位毎に分離された第3の半導体領域の上部 に形成され、ていることを特徴とする請求項6記載の不揮発性半導体記憶装置。

【請求項14】 前記不揮発性半導体記憶装置は、さらに、前記メモリセルの閾値電圧を判定する手段を有し、

第1の期間に、前記制御電極に第1の電圧を印加し、前記第1の半導体領域に 第2の電圧を印加することにより、前記電荷蓄積層に蓄積された電子を前記第1 の半導体領域中に引きぬき、

前記第1の期間に続く第2の期間に、前記メモリセルの閾値電圧を判定し、前 記メモリセルの閾値電圧が、所定の閾値電圧より高い場合には、

前記第2の期間に続く第3の期間に、前記制御電極に第1の電圧を印加し、前記第1の半導体領域に第2の電圧を印加することにより、前記電荷蓄積層に蓄積された電子を前記第1の半導体領域中に引きぬくことが可能であることを特徴とする請求項6記載の不揮発性半導体記憶装置。

【請求項15】 前記第1から第3の期間中、前記第3の半導体領域には、第3の電圧が印加されることを特徴とする請求項14記載の不揮発性半導体記憶装置。

【請求項16】 半導体基板中の第1の半導体領域に形成されたソースおよびドレイン用の第2の半導体領域、前記ソースおよびドレイン用の第2の半導体領域間上にゲート絶縁膜を介して形成された電荷蓄積層および前記電荷蓄積層上に絶縁膜を介して設けられた制御電極を有するメモリセルと、

前記第1の半導体領域と半導体基板との間に形成された第3の半導体領域と、 を有する不揮発性半導体記憶装置の

前記制御電極に、第1の電圧を印加し、前記第1の半導体領域に、第2の電圧 を印加し、前記第1の電圧と第2の電圧との電位差によって、前記電荷蓄積層に 蓄積された電子を前記第1の半導体領域中に引き抜くことことにより前記電荷蓄 積層に蓄積されたデータを消去方法する方法であって、

前記制御電極に、第1の電圧を印加し、前記第1の半導体領域に、第2の電圧 を印加している期間に、前記第3の半導体領域に前記第2の電圧とは異なる電圧 供給手段から印加される第3の電圧が印加されることを特徴とする不揮発性半導 体記憶装置のデータ消去方法。

【請求項17】 前記第3の電圧は、前記第2の電圧より高いことを特徴と する請求項16記載の不揮発性半導体記憶装置のデータ消去方法。

【請求項18】 半導体基板中の第1の半導体領域に形成されたソースおよびドレイン用の第2の半導体領域、前記ソースおよびドレイン用の第2の半導体領域間上にゲート絶縁膜を介して形成された電荷蓄積層および前記電荷蓄積層上に絶縁膜を介して設けられた制御電極を有するメモリセルと、

前記第1の半導体領域と半導体基板との間に形成された第3の半導体領域と、 を有する不揮発性半導体記憶装置の

第1の期間に、前記制御電極に、第1の電圧を印加し、前記第1の半導体領域 に、第2の電圧を印加し、前記第1の電圧と第2の電圧との電位差によって、前 記電荷蓄積層に蓄積された電子を前記第1の半導体領域中に引き抜く工程と、

前記第1の期間に続く第2の期間に、前記メモリセルの閾値電圧を判定する工程と、

前記メモリセルの閾値電圧が、所定の閾値電圧より高い場合には、前記第2の期間に続く第3の期間に、前記制御電極に第1の電圧を印加し、前記第1の半導体領域に第2の電圧を印加することにより、前記電荷蓄積層に蓄積された電子を前記第1の半導体領域中に引きぬく工程と、

を有し、

前記第1から第3の期間中、前記第3の半導体領域には、第3の電圧が印加されることを特徴とする不揮発性半導体記憶装置のデータ消去方法。

【請求項19】 前記第3の電圧は、前記第2の電圧より高いことを特徴と する請求項18記載の不揮発性半導体記憶装置のデータ消去方法。

【請求項20】 (a) 半導体基板中の第1の半導体領域に形成されたソー

スおよびドレイン用の第2の半導体領域、前記ソースおよびドレイン用の第2の 半導体領域間上にゲート絶縁膜を介して形成された電荷蓄積層および前記電荷蓄 積層上に絶縁膜を介して設けられた制御電極を有するメモリセルと、

- (b) 前記第1の半導体領域と半導体基板との間に形成された第3の半導体領域 (NiSO) と、
 - (c) 前記制御電極に電圧を印加する第1の手段と、
 - (d) 前記第1の半導体領域に電圧を印加する第2の手段と、
- (e) 前記第3の半導体領域に電圧が印加されるのを禁止する第3の手段と、 を有することを特徴とする不揮発性半導体記憶装置。

【請求項21】 前記不揮発性半導体記憶装置の制御電極には、第1の電圧が印加され、前記第1の半導体領域には、第2の電圧が印加され、

前記第1の電圧と第2の電圧との電位差は、前記電荷蓄積層に蓄積された電子 を前記第1の半導体領域中に引き抜くことが可能な電圧であることを特徴とする 請求項20記載の不揮発性半導体記憶装置。

【請求項22】 前記不揮発性半導体記憶装置の制御電極には、第1の電圧が印加され、前記第1の半導体領域には、第2の電圧が印加され、

前記第1の電圧と第2の電圧との電位差は、前記電荷蓄積層に蓄積された電子をトンネル現象によって前記第1の半導体領域中に引き抜くことが可能な電圧であることを特徴とする請求項20記載の不揮発性半導体記憶装置。

【請求項23】 前記不揮発性半導体記憶装置の制御電極には、前記第1の手段によって第1の電圧が印加され、前記第1の半導体領域には、前記第2の手段によって第2の電圧が印加され、前記第3の半導体領域は、前記第3の手段によってフローティング状態に維持されることを特徴とする請求項20記載の不揮発性半導体記憶装置。

【請求項24】 前記不揮発性半導体記憶装置は、前記制御電極に第1の電圧を印加し、前記第1の半導体領域に第2の電圧を印加することにより、前記電荷蓄積層に蓄積された電子を前記第1の半導体領域中に引きぬくことによりデータを電気的に消去することが可能であることを特徴とする請求項20記載の不揮発性半導体記憶装置。

【請求項25】 前記不揮発性半導体記憶装置は、前記メモリセルが複数形成されたメモリセル群を複数有し、各メモリセル群中のメモリセルは、分離されていない第3の半導体領域の上部に形成されていることを特徴とする請求項20記載の不揮発性半導体記憶装置。

【請求項26】 前記不揮発性半導体記憶装置は、前記メモリセルが複数形成されたメモリセル群を複数有し、各メモリセル群中のメモリセルは、所定個数を単位として前記単位毎に分離された第3の半導体領域の上部に形成されていることを特徴とする請求項20記載の不揮発性半導体記憶装置。

【請求項27】 前記不揮発性半導体記憶装置は、前記メモリセルを第1の 所定個数を単位とする第1のメモリセル群と、前記メモリセルを前記第1の所定 個数より多い第2の所定個数を単位とする第2のメモリセル群と、を複数有し、

前記複数の第1のメモリセル群中のメモリセルは、第3の所定個数を単位として前記単位毎に分離された第3の半導体領域の上部に形成され、

前記複数の第2のメモリセル群中のメモリセルが形成された前記第1の半導体領域は、前記第3の所定個数より多い第4の所定個数を単位として前記単位毎に分離された第3の半導体領域中に形成され、ていることを特徴とする請求項20記載の不揮発性半導体記憶装置。

【請求項28】 前記不揮発性半導体記憶装置は、さらに、前記メモリセルの閾値電圧を判定する手段を有し、

第1の期間に、前記制御電極に第1の電圧を印加し、前記第1の半導体領域に 第2の電圧を印加することにより、前記電荷蓄積層に蓄積された電子を前記第1 の半導体領域中に引きぬき、

前記第1の期間に続く第2の期間に、前記メモリセルの閾値電圧を判定し、前記メモリセルの閾値電圧が、所定の閾値電圧より高い場合には、

前記第2の期間に続く第3の期間に、前記制御電極に第1の電圧を印加し、前 記第1の半導体領域に第2の電圧を印加することにより、前記電荷蓄積層に蓄積 された電子を前記第1の半導体領域中に引きぬくことが可能であることを特徴と する請求項20記載の不揮発性半導体記憶装置。

【請求項29】 前記第1から第3の期間中、前記第3の半導体領域は、フ

ローティング状態に維持されることを特徴とする請求項28記載の不揮発性半導体記憶装置。

【請求項30】 半導体基板中の第1の半導体領域に形成されたソースおよびドレイン用の第2の半導体領域、前記ソースおよびドレイン用の第2の半導体領域間上にゲート絶縁膜を介して形成された電荷蓄積層および前記電荷蓄積層上に絶縁膜を介して設けられた制御電極を有するメモリセルと、

前記第1の半導体領域と半導体基板との間に形成された第3の半導体領域と、 を有する不揮発性半導体記憶装置の

前記制御電極に、第1の電圧を印加し、前記第1の半導体領域に、第2の電圧 を印加し、前記第1の電圧と第2の電圧との電位差によって、前記電荷蓄積層に 蓄積された電子を前記第1の半導体領域中に引き抜くことことにより前記電荷蓄 積層に蓄積されたデータを消去する方法であって、

前記制御電極に、第1の電圧を印加し、前記第1の半導体領域に、第2の電圧 を印加している期間に、前記第3の半導体領域をフローティング状態に維持する ことを特徴とする不揮発性半導体記憶装置のデータ消去方法。

【請求項31】 半導体基板中の第1の半導体領域に形成されたソースおよびドレイン用の第2の半導体領域、前記ソースおよびドレイン用の第2の半導体領域間上にゲート絶縁膜を介して形成された電荷蓄積層および前記電荷蓄積層上に絶縁膜を介して設けられた制御電極を有するメモリセルと、

前記第1の半導体領域と半導体基板との間に形成された第3の半導体領域と、 を有する不揮発性半導体記憶装置の

第1の期間に、前記制御電極に、第1の電圧を印加し、前記第1の半導体領域 に、第2の電圧を印加し、前記第1の電圧と第2の電圧との電位差によって、前 記電荷蓄積層に蓄積された電子を前記第1の半導体領域中に引き抜く工程と、

前記第1の期間に続く第2の期間に、前記メモリセルの閾値電圧を判定する工程と、

前記メモリセルの閾値電圧が、所定の閾値電圧より高い場合には、前記第2の 期間に続く第3の期間に、前記制御電極に第1の電圧を印加し、前記第1の半導 体領域に第2の電圧を印加することにより、前記電荷蓄積層に蓄積された電子を 前記第1の半導体領域中に引きぬく工程と、 を有し、

前記第1から第3の期間中、前記第3の半導体領域は、フローティング状態に 維持されることを特徴とする不揮発性半導体記憶装置のデータ消去方法。

【請求項32】 (a) 半導体基板中の第1の半導体領域の主表面に形成されたメモリセルであって、前記第1の半導体領域中のソースおよびドレイン用の第2の半導体領域、前記ソースおよびドレイン用の第2の半導体領域間上にゲート絶縁膜を介して形成された電荷蓄積層および前記電荷蓄積層上に絶縁膜を介して設けられた制御電極を有するメモリセルを複数有するメモリセル群を複数有し

- (b) 前記第1の半導体領域と半導体基板との間に形成された第3の半導体領域と、
 - (c) 前記制御電極に電圧を印加する第1の電圧印加手段と、
- (d) 前記第1の半導体領域および第3の半導体領域に電圧を印加する第2の 電圧印加手段と、

を有する不揮発性半導体記憶装置であって、

前記第3の半導体領域は、複数のメモリセル群中のメモリセルの所定個数を単位として前記単位毎に分離されていることを特徴とする不揮発性半導体記憶装置

【請求項33】 前記不揮発性半導体記憶装置の制御電極には、第1の電圧が印加され、前記第1の半導体領域および第3の半導体領域には、第2の電圧が印加され、

前記第1の電圧と第2の電圧との電位差は、前記電荷蓄積層に蓄積された電子 を前記第1の半導体領域中に引き抜くことが可能な電圧であることを特徴とする 請求項32記載の不揮発性半導体記憶装置。

【請求項34】 前記不揮発性半導体記憶装置の制御電極には、第1の電圧が印加され、前記第1の半導体領域および第3の半導体領域には、第2の電圧が印加され、

前記第1の電圧と第2の電圧との電位差は、前記電荷蓄積層に蓄積された電子

をトンネル現象によって前記第1の半導体領域中に引き抜くことが可能な電圧であることを特徴とする請求項32記載の不揮発性半導体記憶装置。

【請求項35】 前記複数のメモリセル群は、前記メモリセルを第1の所定 個数を単位とする第1のメモリセル群と、前記メモリセルを前記第1の所定個数 より多い第2の所定個数を単位とする第2のメモリセル群と、を複数有し、

前記複数の第1のメモリセル群中のメモリセルは、第3の所定個数を単位として前記単位毎に分離された第3の半導体領域の上部に形成され、

前記複数の第2のメモリセル群中のメモリセルは、前記第3の所定個数より多い第4の所定個数を単位として前記単位毎に分離された第3の半導体領域の上部 に形成され、ていることを特徴とする請求項32記載の不揮発性半導体記憶装置

【請求項36】 上記メモリセル部は複数のメモリセルを有し、それぞれのメモリセルはチャネル領域とチャネル領域に形成された第1及び第2の領域と、チャネル領域上に形成された電荷蓄積領域と、電荷蓄積領域上に形成された制御ゲート領域を有することを特徴とする請求項1もしくは2記載の不揮発性半導体記憶装置。

【請求項37】 上記メモリセル部は複数のメモリセルを有し、それぞれのメモリセルはチャネル領域とチャネル領域に形成された第1及び第2の領域と、チャネル領域上に形成された電荷蓄積領域と、電荷蓄積領域上に形成された制御ゲート領域を有することを特徴とする請求項3記載の情報処理装置。

【請求項38】 上記メモリセル部は複数のメモリセルを有し、それぞれのメモリセルはチャネル領域とチャネル領域に形成された第1及び第2の領域と、チャネル領域上に形成された電荷蓄積領域と、電荷蓄積領域上に形成された制御ゲート領域を有することを特徴とする請求項4もしくは5記載の不揮発性記憶装置システム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、不揮発性半導体記憶装置、そのデータ消去方法、情報処理装置およ

び不揮発性記憶装置システムに関し、特に、電気的に書き込みおよび消去が可能な不揮発性記憶装置 (EEPROM; Electric Erasable Programmable Read On ly Memory) に適用して有効な技術に関するものである。

[0002]

【従来の技術】

例えば、フラッシュメモリに代表されるこのようなEEPROMは、例えば、 半導体基板中のウエル表面に形成されたソースおよびドレイン、このソースおよ びドレイン上にゲート絶縁膜を介して形成された電荷蓄積層(又は浮遊電極)お よびこの電荷蓄積層(又は浮遊電極)上に絶縁膜を介して設けられた制御電極を 有し、電荷蓄積層(又は浮遊電極)への電子の注入の有無(メモリセルの閾値電 圧の高低)によって保持データ("1"もしくは"0")が判別される。

[0003]

このEEPROMへのデータの書き込みや消去は、選択されたメモリセルの制御電極と半導体基板(ウエル、ソースもしくはドレイン)との間の電位差によって生じるホットエレクトロンや、トンネル現象によって放出される電子の電荷蓄積層(又は浮遊電極)への注入、引き抜きによって行う。

[0004]

【発明が解決しようとする課題】

このように、EEPROM (フラッシュメモリ)の電荷蓄積層(又は浮遊電極)からの電子の引き抜き動作を消去と定義した場合、この消去の際には、前述の電位差を確保するため選択されたメモリセルの制御電極に高い負の電圧(電圧の絶対値が大きい負の電圧)を印加する必要がある。

[0005]

しかしながら、制御電極に高い負の電圧(電圧の絶対値が大きい負の電圧)を 印加した場合、制御電極を駆動する周辺回路を構成するMISFET (Metal In sulator Semiconductor Field Effect Transistor) の耐圧を上げなくてはなら ない。このようにMISFETの耐圧を上げるためには、ゲート絶縁膜の膜厚を 厚くしなければならず、このようなゲート絶縁膜の厚膜化は、MIFETの駆動 能力の低下につながり、引いては、読み出し速度を犠牲にしてしまう。

[0006]

そこで、半導体基板中のウエルに正の電圧を印加することによって制御電極に 印加する負の電圧を低く(電圧の絶対値を小さく)しつつ、所望の電位差を得る 技術が検討されている。

[0007]

本発明者らは、不揮発性記憶装置に関連する研究・開発に従事しており、前述 の技術について検討を行った結果、消去電位に到達するまでの時間(所望量の電 子の引き抜きに要する時間)が、長くなるという問題に直面した。

[0008]

本発明者らは、この問題の原因について鋭意検討した結果、ウエルと半導体基板とを電気的に分離するため分離領域によって生じる寄生容量が原因ではないかという結論に達した。

[0009]

即ち、半導体基板中のウエルに正の電圧を印加する場合、ウエルと半導体基板とを電気的に分離するためウエルと半導体基板との間にウエルと逆導電型の分離領域を形成する。このEEPROM(フラッシュメモリ)へのデータの消去の際には、ウエルと分離領域、分離領域と半導体基板との間に生じる寄生容量を充電しなければならず、消去時間(電圧が所望の値に到達する時間を含む)が長くなる。

[0010]

また、消去の際には、余分なストレスをかけないようにするため、メモリセルの関値電圧が所定の関値電圧となっているかどうかを判定した後、メモリセルの 関値電圧が所望の関値電圧より高い場合には、再消去を行う(この一連の動作を 「消去ベリファイ動作」という)。

[0011]

このメモリセルの閾値電圧の判定の期間は、前述の充電された寄生容量を放電 しなければならず、また、メモリセルの再消去の際には、前述の放電された寄生 容量を再び充電しなければならない。

[0012]

このように、消去ベリファイ動作中は、前述の寄生容量の充放電が繰り返し行われるため、消去時間の増加の問題は、益々大きくなる。

[0013]

本発明の目的は、EEPROM(フラッシュメモリ)等の不揮発性記憶装置の データの消去時間の短縮を図ることのできる技術を提供することにある。

[0014]

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0015]

【課題を解決するための手段】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば 、次のとおりである。

[0016]

(1)本発明の不揮発性半導体記憶装置は、半導体基板と、第1の半導体領域と、第1の半導体領域上に形成される第2の半導体領域と、第2の半導体領域上に形成されるメモリセル部と、外部から上記第2の半導体領域に電荷をチャージすることが必要なアクセス指示を受けた時に又はアクセス指示を受ける前に、上記第2の半導体領域に印加するための電圧の生成を上記電圧生成部に指示する制御信号を出力し、外部から上記第2の半導体領域にチャージした電荷をディスチャージすべき事を指示された時に、上記第2の半導体領域にチャージした電荷をディスチャージするための制御信号を上記電圧生成部に指示する制御部を有するものである。

[0017]

(2)本発明の不揮発性半導体記憶装置は、半導体基板と、不揮発性メモリセルが形成される第1の半導体領域との間に形成された第2の半導体領域(NiSO)に電圧を印加する手段であって、前記第1の半導体領域に電圧を印加する手段とは異なる電圧印加手段を有するものである。

[0018]

(3) 本発明の不揮発性半導体記憶装置は、半導体基板と、不揮発性メモリセ

ルが形成される第1の半導体領域との間に形成された第2の半導体領域に電圧の 印加を禁止する手段を有するものである。

[0019]

【発明の実施の形態】

以下の実施の形態においては便宜上その必要があるときは、複数のセクション または実施の形態に分割して説明するが、特に明示した場合を除き、それらはお 互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補 足説明等の関係にある。

[0020]

また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

[0021]

さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む) は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を 除き、必ずしも必須のものではないことは言うまでもない。

[0022]

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

[0023]

また、本実施の形態を説明するための全図において同一機能を有するものは同 一の符号を付し、その繰り返しの説明は省略する。

[0024]

また、本実施の形態においては、断面図以外であっても図面を見易くするため にハッチングを付す図もある。

[0025]

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

[0026]

(実施の形態1)

まず、本発明者らが本発明をするのに検討したフラッシュメモリの構成、データ書込み、消去動作および課題について説明する。

[0027]

本発明者らが検討したフラッシュメモリは、例えばデータ線を階層化したDi NOR型のフラッシュメモリである。図24は、その要部回路図である。

[0028]

図示するように、データ線は、主データ(ビット)線GBL0000~GBL2047と、副データ(ビット)線SBL00000~SBL32047とに階層化されている。即ち、主データ(ビット)線と副データ(ビット)線とは(例えば、GBL0000とSBL00000~SBL30000とは)、階層化トランジスタ(T00~T30)を介して接続されている。

[0029]

主データ線に接続される階層化トランジスタのゲート電極は、信号配線(ゲート線)ZO~Z3と電気的に接続されている。また、各ブロックのメモリのソースは、ブロック毎に共通ソース線SCO~SC3と接続される。

[0030]

上記副データ線、例えば、SBL00000と共通ソース線SC0との間には、複数のメモリセルMC00000~MC00255が並列に接続されている。

[0031]

ここで、信号配線(ゲート線) Z O に共通に接続される階層化トランジスタT O O ~ T O 2 O 4 7を介して主データ線GBLOOO O ~ GBL2 O 4 7 に接続される複数のメモリセルMCOOOO O MC2 O 4 7 O 2 5 5を消去ブロック O とする。また、同様に、信号配線(ゲート線) Z 1 に共通に接続される階層化トランジスタT 1 O ~ T 1 2 O 4 7を介して主データ線に接続される複数のメモリセルMCO 1 O O O ~ MC2 O 4 7 1 2 5 5を消去ブロック 1 と、信号配線 (ゲート線) Z 2 に共通に接続される階層化トランジスタT 2 O ~ T 2 2 O 4 7を

介して主データ線に接続される複数のメモリセルMC0200~MC20472255を消去ブロック2と、信号配線(ゲート線)Z3に共通に接続される階層化トランジスタT30~T32047を介して主データ線に接続される複数のメモリセルMC0300~MC20473255を消去ブロック3とする。

[0032]

同一行に隣接するメモリセル、例えば、MC0000~MC2047000 0の制御電極は、同一のワード線例えば、WL0000に電気的に接続されている。

[0033]

ここで、図29のメモリ接続は、データ線を階層化したDiNOR型であるが、さらに、ソース線を階層化したAND型であってもよい。この場合も、消去時にメモリセルが形成されるウエルに正の電圧を印加するので、少なくとも、消去ブロック単位で、データ線を階層化する必要がある。また、消去ブロック単位を複数に階層化してもよい。メモリセルが形成されるウエルに、正の電圧を印加すれば、印加した消去ブロック内の全ての副データ線もその正の電圧になる。よって、消去ブロック毎に正の電圧をとどめるために(主データ線にその電圧が印加されれば消去対象外のメモリに、その電圧が印加されるために)、少なくとも消去ブロック単位で、階層化している。

[0034]

各メモリセル(MC00000~MC20473255)は、図25に示すように、半導体基板PSUB中に形成されたp型ウエルPWL0~2の主表面に形成されている。このp型ウエルPWL0~2上には、メモリセルのソース、ドレイン領域21が形成され、また、このソース、ドレイン間上には、ゲート絶縁膜GZを介して浮遊電極FGが形成され、この浮遊電極(電荷蓄積層)FG上には絶縁膜を介して制御電極CGが形成されている。このように各メモリセルは、2層ゲート電極構造を有しており、例えば、電子(ホットエレクトロントン)を浮遊電極FGに注入することでデータを書き込み、また、FN(Fowler-Nordheim)トンネル現象を利用して浮遊電極FGに注入された電子を引き抜くことでデータを消去することが可能な構造となっている。

[0035]

ここで、図25に示すように、p型ウエルPWL0~2と半導体基板PSUBとの間にはn型の半導体領域からなる分離領域NiSOが形成されている。また、MC0は、前述の消去ブロック0中のメモリセルであり、このように、p型ウエルPWL0上には、消去ブロック0中のメモリセルが形成される。同様に、p型ウエルPWL1上には、消去ブロック1中のメモリセル(例えば、MC1)が形成され、p型ウエルPWL2上には、消去ブロック2中のメモリセル(例えば、MC2)が形成される。また、p型ウエルPWL0~2は、それぞれn型ウエルNWLにより電気的に分離されている。また、p型ウエルPWL0~2およびn型ウエルNWL中には、電圧印加領域となる半導体領域22n(n型)、22p(p型)が存在する。

[0036]

このようなフラッシュメモリの書き込み、読み出しおよび消去動作を、図26(a)~(e)を参酌しながら説明する。

[0037]

まず、書き込み動作について説明する。図26(a)に示すように、メモリセルにデータを書き込むには、メモリセルの制御電極CG(ワード線)に10Vの電圧を印加し、メモリセルのドレイン領域(主データ線)に6Vの電圧を印加し、P型ウエルおよびメモリセルのソース領域を0V(接地電位)に維持する。その結果、メモリセルのチャネル領域(ソース、ドレイン間)に電流が流れることでホットエレクトロンが発生し、これが浮遊電極FGに注入される(書き込み動作)。

[0038]

ここで、メモリセルの閾値電圧 (浮遊電極 F G に注入される電子の量) が所望 の値に達したかどうかについての判定を行い、所望の閾値電圧に達していない場合には、再書き込みが行われる (書き込みベリファイ動作)。

[0039]

この一連の動作の中で、メモリセルの閾値電圧が所望の値に達したかどうかに ついての判定時には、図26(b)に示すように、メモリセルの制御電極CG(ワード線)に6 Vの電圧を印加し、メモリセルのドレイン領域(主データ線)に 1 Vの電圧を印加し、p型ウエルおよびメモリセルのソース領域を 0 Vに維持する。この際メモリセルのソース、ドレイン間に電流が流れるか否かで、前述の判定を行う。電流が流れる場合は、メモリセルの閾値電圧が所望の値に達していない (NG) と判定される。

[0040]

図27(a)は、書き込み完了までのフロー図である。図示するように、動作信号SWEが"1"となると、書き込みアドレスが指定され、書き込みデータが入力される。次いで、書き込み信号Pが"1"となり、前述の書き込み動作が行われ、さらに、書き込み信号Pが"0"となり、書き込みベリファイ信号PVが"1"となり、データ(閾値電圧)の判定が行われる。このように、メモリセルの閾値電圧が所望の値に達するまで(OKとなるまで)、データの判定および再書き込みが繰り返し行われる。

[0041]

データの判定の結果が、OKとなった後は、書き込みベリファイ信号PVが"O"となり、また、動作信号SWEが"O"となり、書き込みが完了(stop)する。

[0042]

次に、読み出し動作について説明する。図26(c)に示すように、メモリセルのデータを読み出すには、メモリセルの制御電極CG(ワード線)に3.3Vの電圧を印加し、メモリセルのドレイン領域(主データ線)に1Vの電圧を印加し、p型ウエルおよびメモリセルのソース領域を0Vに維持する。この際メモリセルのソース、ドレイン間に電流が流れるか否かで、メモリセルのデータ("1"もしくは"0")を読み出す。電流が流れる場合は、メモリセルの浮遊電極FGには電子が注入されておらず(関値電圧が3.3V以下)であり、例えば、"1"のデータが記憶されていたことがわかる。また、電流が流れない場合は、メモリセルの浮遊電極FGには電子が注入されており(関値電圧が3.3V以上)であり、例えば、"0"のデータが記憶されていたことがわかる。

[0043]

次いで、消去動作について説明する。図26(d)に示すように、メモリセルに書き込まれたデータを消去するには、メモリセルの制御電極CG(ワード線)に-10Vの電圧を印加し、p型ウエルに10Vの電圧を印加し、メモリセルのドレイン領域(主データ線)およびメモリセルのソース領域を開放状態(open、フローティング状態)に維持する。その結果、FNトンネル現象により、浮遊電極FGからメモリセルのチャネル領域(ソース、ドレイン間)に、電子の放出が行われる(消去動作)。

[0044]

ここで、この消去動作においても、メモリセルの閾値電圧(浮遊電極FGに注入されている電子の量)が所望の値まで低下したかどうかについての判定を行い (消去ベリファイ動作)、所望の閾値電圧まで低下していない場合には、再消去が行われる。

[0045]

このメモリセルの閾値電圧が所望の値に達したかどうかについての判定時には、図26(e)に示すように、メモリセルの制御電極CG(ワード線)に2Vの電圧を印加し、メモリセルのドレイン領域(主データ線)に1Vの電圧を印加し、p型ウエルおよびメモリセルのソース領域を0Vに維持する。この際メモリセルのソース、ドレイン間に電流が流れるか否かで、前述の判定を行う。電流が流れない場合は、メモリセルの閾値電圧が所望の値まで低下していない(NG)と判定される。

[0046]

図27(b)は、消去完了までのフロー図である。図示するように、動作信号 SWEが"1"となると、消去ブロックが指定され、次いで、消去信号Eが"1"となり、前述の消去動作が行われ、さらに、消去信号Eが"0"となり、消去 ベリファイ信号EVが"1"となり、データ(閾値電圧)の判定が行われる。このように、メモリセルの閾値電圧が所望の値まで低下するまで(OKとなるまで)、データの判定および再消去が繰り返し行われる。

[0047]

データの判定の結果が、OKとなった後は、消去ベリファイ信号EVが"〇"

となり、また、動作信号SWEが"O"となり、消去が完了(stop)する。

[0048]

さらに、この消去動作について詳細に説明する。

[0049]

前述のように、メモリセルに書き込まれたデータを消去する際には、p型ウエルに10Vの正の電圧が印加される。これは、制御電極に印加される負の電圧(の絶対値)が大きくなるのを防止するためである。つまり、p型ウエルに10Vの正の電圧を印加することにより、制御電極に印加される負の電圧(の絶対値)を小さくしつつ、トンネル現象を生じさせる電位差を確保する。

[0050]

また、図25を参照しながら説明したように、p型ウエルPWL0~2と半導体基板PSUBとを電気的に分離するため、分離領域NiSOが形成されている。メモリセルに書き込まれたデータを消去する際には、例えば、この分離領域NiSOに10Vの電圧を印加することにより、p型ウエルPWL0~2と半導体基板PSUBとに電流が流れることを防止している。

[0051]

図28に、メモリセルに書き込まれたデータを消去する際にp型ウエルPWL0~2および分離領域NiSOに印加される電圧を示す。ここでは、MCOは、図24の消去ブロック0中のメモリセルとし、また、MC1は、図24の消去ブロック1中のメモリセル、MC2は、図24の消去ブロック2中のメモリセルとし、消去ブロック0のメモリセル(MCO等)に書き込まれたデータを消去する場合についての電圧の印加状況を示す。

[0052]

図28に示すように、分離領域NiSOには、n型ウエルNWLを介して10Vの電圧が印加される。また、選択メモリセルMCOが形成されているp型ウエルPWLOには、10Vの電圧が印加され、非選択メモリセルMC1、MC2が形成されているp型ウエルPWL1、2は、0Vに維持されている。一方、半導体基板PSUBは、0Vに維持されている。なお、各メモリセルのソース、ドレイン領域(21)は、開放状態(フローティング状態、Open)である。

[0053]

ここで、分離領域NiSOおよび選択メモリセルMCOが形成されているp型ウエルPWLOには、同一の電圧発生回路から電圧(vccm、1OV)が供給される。

[0054]

図30は、分離領域NiSOおよびp型ウエルPWL0~3と電圧発生回路 α との接続を示す図であり、図示するように、電源回路VS中の電圧発生回路 α から所定の電圧(Vccm、10V)が、分離領域NiSOに供給され、また、制御回路SWC0~3を介してp型ウエルPWL0~3に供給される。なお、制御回路SWC0~3には、それぞれ消去ブロック信号EB0~3が入力され、この信号に応じて消去ブロック0~3(p型ウエルPWL0~3)のいずれかが指定され、前記電圧が供給される。また、電圧発生回路 α には、消去信号Eが入力され、この信号に応じて分離領域NiSOに前記電圧が供給される。

[0055]

また、図28に示すように、非選択メモリセルMC1、MC2が形成されている p型ウエル PWL1、2のそれぞれと分離領域 NiSOとの間には、寄生容量 Ca_1 、 Ca_2 が生じ、分離領域 NiSOと半導体基板 PSUBとの間には、寄生容量 Cb が生じる。

[0056]

従って、データの消去時には、このような寄生容量Ca₁、Ca₂、Cbを充電する必要があり、選択メモリセルMCOが形成されているp型ウエルPWLOや分離領域NiSOが1OVとなるまでには、ある程度の時間がかかる。なお、図28には、選択されていない消去ブロック1および2中のメモリセルとしてMC1およびMC2の2つのメモリセルしか記載していないが、各消去ブロックのメモリ容量を4kBとすると、図31に示すように、紙面横方向に16個のメモリセルが並び、また、紙面の奥行き方向にも、2048個のメモリセルが並ぶこととなる。また、図32(a)に示すように、全容量が、512kB(4kB×8ブロック、32kB×1ブロック、64kB×7ブロック)の装置においては、例えば、4kBの選択消去ブロック(EBO)に対して、非選択消去ブロック(

4 k B × 7 ブロック、3 2 k B × 1 ブロック、6 4 k B × 7 ブロック)の5 0 8 k B (メモリセル4 1 6 1 5 3 6 個分)に対応する寄生容量(CA1~CA15、CB)が生じる。

[0057]

図29は、データの消去時の各信号および各部位の電圧の変化を示すタイミン グチャートである。

[0058]

時刻 t 1 において動作信号 S W E が "1" となり、時刻 t 2 に消去信号 E が "1"、消去ブロック信号 E B 0 が "1" となることにより消去ブロック 0 が指定され、データの消去が開始される。この際、分離領域 N i S 0 や選択メモリセル M C 0 が形成されている p 型ウエル P W E 0 には、それぞれ 1 0 V 0 電圧が印加されるが、図の(n)および(n1)に示すように、分離領域 n2 n3 の電圧(n4 n5 、n5 や n9 型ウエル n6 n6 では、n6 では、n7 を必要とする。

[0059]

この後、所定の期間Tx(Tx=T1-Tz)に消去動作を行った後、時刻 t 3 において消去信号Eが "0"、消去ベリファイ信号EVが "1"となることによりベリファイ動作が開始する。この消去ベリファイ信号EVが "1"の期間(t 3~t 4の間)に、データ(閾値電圧)の判定が行われる。この際、分離領域 N i S O や選択メモリセルMC O が形成されている p 型ウエル P W L O は、それ ぞれ V d d (駆動電位)と O V に維持される。

[0060]

このデータ(閾値電圧)の判定の結果、1回目の消去(期間T1)において、消去がされていないメモリセルがあると判断された場合は、次いで、時刻t4に消去信号Eが"1"、消去ベリファイ信号EVが"0"、消去ブロック信号EB0が"1"となることにより、消去ブロックEB0の再消去が開始される。この際も、分離領域NiSOや選択メモリセルMC0が形成されているp型ウエルPWL0には、それぞれ10Vの電圧が印加されるが、図の(h)および(i)に示すように、分離領域NiSOの電圧(VNiS)やp型ウエルPWL0の電圧

(VWCO)が、10Vになるまでに、時間Tzを必要とする。

[0061]

この後、所定の期間T×(T×=T1-Tz)に消去動作を行った後、時刻 t 5 において消去信号Eが"O"、消去ベリファイ信号E Vが"1"となることによりベリファイ動作が開始する。この消去ベリファイ信号E Vが"1"の期間(t 5~t 6の間)に、データ(閾値電圧)の判定が行われる。この際、分離領域 N i S O や選択メモリセルMC O が形成されている p 型ウエル P W L O は、それぞれ V d d と O V に維持される。

[0062]

[0063]

この後、所定の期間Tx (Tx = T1 - Tz) に消去動作を行った後、消去ブロック信号EBO の場合と同様にベリファイ動作が開始する ($t7 \sim t8$)。

[0064]

なお、以上の期間(t $1 \sim t$ 8 $1 \approx t$ $1 \approx t$ 1

[0065]

所望の消去ブロック中のメモリセルのデータの消去が完了した後は、動作信号 SWEが "0"となる。さらに、時刻t10において動作信号SWEが "1"となり、時刻t11に書き込み信号Pが "1"となることによりデータの書き込みが開始される。この際、分離領域NiSOはVddに、p型ウエルPWL0~2は、0Vに維持されている。また、メモリセルのソース、ドレイン領域(21)

も、0Vに維持されている。

[0066]

この後、所定の期間に、書き込み動作を行った後、時刻 t 1 2 において書き込み信号 P が "0"、書き込みベリファイ信号 P Vが "1" となることによりベリファイ動作が開始する。この書き込みベリファイ信号 P Vが "1"の期間(t 1 2 \sim t 1 3 σ 0間)に、データ(閾値電圧)の判定が行われる。

[0067]

データ (関値電圧) の判定が "OK" であれば、時刻 t 1 4 に動作信号 SWE が "O"となる。

[0068]

このように、非選択メモリセルMC1、MC2が形成されているp型ウエルPWL1、2のそれぞれと分離領域NiSOとの間および分離領域NiSOと半導体基板PSUBとの間には、寄生容量が生じるため、データの消去の際には、その充電に時間を要し、消去電位到達時間の短縮化には限界があった。

[0069]

また、前述のように、1つの選択消去ブロックに対し、残りの非選択消去ブロック中のメモリセルのすべてが寄生容量に関与するため、非常に大きな容量となる。特に、メモリセルの微細化が進み、高集積化された装置においては、かかる寄生容量による消去電位到達時間の増加は大きな問題となる。

[0070]

さらに、前述の消去ベリファイ動作を行う際には、前述の寄生容量の充放電が繰り返し行われるため、この充放電に要する時間は、消去時間の増加の大きな要因となっている。

[0071]

そこで、本実施の形態では、次のような構成や消去方法を採用することとして いる。

[0072]

図1は、本実施の形態のフラッシュメモリに書き込まれたデータを消去する際にp型ウエルPWLおよび分離領域NiSOに印加される電圧を示す図である。

なお、このフラッシュメモリのメモリセルの構成および書き込み、読み出しおよび消去動作の概略は、図25~図27を参酌しながら説明したので、ここでは、 消去動作のうち本実施の形態に関わる主要な部分についてのみ説明する。

[0073]

ここでは、MCOは、消去ブロックO中のメモリセルとし、また、MC1は、消去ブロック1中のメモリセル、MC2は、消去ブロック2中のメモリセルとし、消去ブロックOのメモリセル(MCO等)に書き込まれたデータを消去する場合についての電圧の印加状況を示す。

[0074]

図1に示すように、分離領域NiSOには、n型ウエルNWLを介して12Vの電圧が印加される。また、選択メモリセルMCOが形成されているp型ウエルPWLOには、10Vの電圧が印加され、非選択メモリセルMC1、MC2が形成されているp型ウエルPWL1、2は、0Vに維持されている。一方、半導体基板PSUBは、0Vに維持されている。なお、各メモリセルのソース、ドレイン領域(21)は、開放状態(open)である。

[0075]

ここで、選択メモリセルMCOが形成されているp型ウエルPWLOには、電圧発生回路 α 1 から電圧(v c c m、10V)が供給され、分離領域NiSOには、電圧発生回路 β 1 から電圧(v c c p、12V)が供給される(図2参照)

[0076]

図 2 は、分離領域 N i S O および p 型ウエル P W L O \sim 3 と電圧発生回路 α 1 、 β 1 との接続を示す図であり、図示するように、電源回路 V S 中の電圧発生回路 α 1 から所定の電圧(v c c m、1 0 V)が、電圧制御回路 S W C O \sim 3 を介して p 型ウエル P W L O \sim 3 に供給され、また、電源回路 V S 中の電圧発生回路 β 1 から所定の電圧(v c c p、1 2 V)が、分離領域 N i S O に供給される。 なお、電圧制御回路 S W C O \sim 3 には、それぞれ消去ブロック信号 E B O \sim 3 が入力され、この信号に応じて消去ブロック O \sim 3 (p 型ウエル P W L O \sim 3) のいずれかが指定され、前記電圧が供給される。

[0077]

従って、図1に示すように、非選択メモリセルMC、MC2が形成されている p型ウエルPWL1、2のそれぞれと分離領域NiSOとの間に生じる寄生容量 Ca_1 、 Ca_2 および分離領域NiSOと半導体基板PSUBとの間に生じる寄生容量Cbは、選択メモリセルMC0が形成されているp型ウエルPWL0とは、 異なる電圧発生回路 β 1によってあらかじめ充電されているため、電圧発生回路 α 1は、選択メモリセルMC0が形成されているp型ウエルPWL0と分離領域 NiSOとの間に生じた寄生容量 Ca_0 を充電するだけでよく、消去電位到達時間を短縮することができる。

[0078]

図3は、本実施の形態のデータの消去時の各信号および各部位の電圧の変化を 示すタイミングチャートである。

[0079]

[0080]

[0081]

なお、時刻 t 1 から分離領域 N i S O の昇圧を開始しても、分離領域 N i S O および p 型ウエル P W L O には、それぞれ異なる電圧発生回路(α 1 、 β 1)から電圧が印加されるため、分離領域 N i S O の電圧(V N i S)や p 型ウエル P W L O の電圧(V W C O)が、所望の電圧になるまでの時間を短縮することがで

きる。

[0082]

この後、所定の期間に消去動作を行った後、時刻t3において消去信号Eが"0"、消去ベリファイ信号EVが"1"となることによりベリファイ動作が開始する。この消去ベリファイ信号EVが"1"の期間(t3~t4の間)に、データ(閾値電圧)の判定が行われる。この際、選択メモリセルMC0が形成されているp型ウエルPWL0は、0Vに維持される。

[0083]

次いで、時刻 t 4 に消去信号 E が "1"、消去ベリファイ信号 E V が "0"となることにより再消去が開始される。この際、選択メモリセルM C O が形成されている p 型ウエル P W L O は、10 V まで昇圧される。

[0084]

[0085]

この後、所定の期間に消去動作を行った後、時刻t 5において消去信号Eが"0"、消去ベリファイ信号E Vが"1"となることによりベリファイ動作が開始する。この消去ベリファイ信号E Vが"1"の期間(t 5~t 6の間)に、データ(閾値電圧)の判定が行われる。この際、p型ウエルPWL0は、0 Vに維持される。

[0086]

次いで、データ(閾値電圧)の判定が"OK"であれば、時刻 t 6 に消去信号 E が"1"、消去ブロック信号 E B 1 が"1"となることにより消去ブロック 1 が指定され、データの消去が開始される。この際も、分離領域 N i S O は、図の (h) に示すように、1 2 V まで昇圧されているため、電圧発生回路 α 1 は、 p 型ウエルPWL 1 δ 1 0 V までに昇圧するだけでよく、図の (i) に示すように

、 p 型ウエル P W L 1 の電圧(V W C 1)が、所望の電圧になるまでの時間 T a (T a < T z)を短縮することができる。

[0087]

この後、所定の期間に消去動作を行った後、消去ブロック信号 EBO の場合と同様にベリファイ動作が開始する($t7\sim t8$)。

[0088]

[0089]

所望の消去ブロック中のメモリセルのデータの消去が完了した後は、動作信号 SWEが"0"となる。その後、時刻 t 1 0 において動作信号 SWEが"1"となり、時刻 t 1 1 に書き込み信号 Pが"1"となることによりデータの書き込みが開始される。この際、分離領域 N i S O は、1 2 Vに、p型ウエル PWL 0~2は、0 Vに維持されている。また、メモリセルのソース、ドレイン領域(2 1)は、0 Vに維持されている。

[0090]

この後、所定の期間に、書き込み動作を行った後、時刻 t 1 2 において書き込み信号 P が "0"、書き込みベリファイ信号 P V が "1"となることによりベリファイ動作が開始する。この書き込みベリファイ信号 P V が "1"の期間 (t 1 2 \sim t 1 3 σ 間) に、データ (閾値電圧)の判定が行われる。

[0091]

データ (関値電圧) の判定が "OK" であれば、時刻 t 1 4 に動作信号 SWE が "O"となる。

[0092]

このように、本実施の形態によれば、分離領域NiSOおよび選択されたメモリセルが形成されるp型ウエル(指定された消去ブロック中のp型ウエル)に、それぞれ異なる電圧発生回路(α 1、 β 1)から電圧を供給することとしたので、選択メモリセルが形成されているp型ウエルの電圧が、所望の電圧になるまで

の時間を短縮することができる。

[0093]

なお、本実施の形態においては、分離領域NiSOに12Vの電圧を印加したが、分離領域NiSOには、選択メモリセルが形成されているp型ウエルに印加される電圧以上の電圧を印加すればよく、例えば、10Vでもよい。従って、図4に示すように、分離領域NiSOおよび選択メモリセルが形成されているp型ウエルに、電圧発生回路 α 1から10Vの電圧を供給し、スイッチSw1によって、p型ウエルPWL0 \sim 3への電圧の印加を制御してもよい。

[0094]

(実施の形態2)

図5は、本実施の形態のフラッシュメモリに書き込まれたデータを消去する際にp型ウエルPWLおよび分離領域NiSOに印加される電圧を示す図である。なお、このフラッシュメモリのメモリセルの構成および書き込み、読み出しおよび消去動作の概略は、実施の形態1において図25~図27を参酌しながら説明したので、ここでは、消去動作のうち本実施の形態に関わる主要な部分についてのみ説明する。

[0095]

ここでは、MCOは、消去ブロックO中のメモリセルとし、また、MC1は、消去ブロック1中のメモリセル、MC2は、消去ブロック2中のメモリセルとし、消去ブロックOのメモリセル(MCO等)に書き込まれたデータを消去する場合についての電圧の印加状況を示す。

[0096]

図5に示すように、選択メモリセルMCOが形成されているp型ウエルPWLOには、10Vの電圧が印加され、非選択メモリセルMC1、MC2が形成されているp型ウエルPWL1、2は、0Vに維持されている。また、分離領域NiSOは、開放状態(open)である。一方、半導体基板PSUBは、0Vに維持されている。なお、各メモリセルのソース、ドレイン領域は、開放状態(open)である。

[0097]

ここで、選択メモリセルMCOが形成されているp型ウエルPWLOには、電源回路VSから電圧(vccm、10V)が供給され(図6参照)、また、後述するように、分離領域NiSOは、p型ウエルPWLOを介して10Vに昇圧される。

[0098]

図6は、分離領域NiSOおよびp型ウエルPWL0~3と電源回路VSとの接続を示す図であり、図示するように、電源回路VS中の電圧発生回路から所定の電圧(vccm、10V)が、電圧制御回路SWC0~3を介してp型ウエルPWL0~3に供給される。また、分離領域NiSOは、制御回路NiSC2により消去の間、開放状態(open、電圧の印加が禁止されている状態)に維持されている。なお、電圧制御回路SWC0~3には、それぞれ消去ブロック信号EB0~3が入力され、この信号に応じて消去ブロック0~3(p型ウエルPWL0~3)のいずれかが指定され、前記電圧が供給される。

[0099]

[0100]

従って、分離領域NiSOの電圧(VNiS)やp型ウエルPWLOの電圧(VWCO)が、10Vになるまでには、一定の時間を必要とする。ここで、分離領域NiSOには、p型ウエルPWLOの電圧によって、順方向の電流が流れ、分離領域NiSOの電位が、p型ウエルPWLOの供給電圧となる。

[0101]

しかしながら、前述の寄生容量 Ca_1 、 Ca_2 およびCbが、一度充電された後は、分離領域NiSOが、開放状態(open)に維持されているため、p型ウエルPWLOをOVとしても、分離領域NiSOの電位は、逆方向となり電流が流れないので、充電した1OVの電圧が維持される。その結果、2回目以降の消去動作時には、p型ウエルPWLOと分離領域NiSOとの間に生じた寄生容量

Ca₀を充電するだけでよく、消去時間を短縮することができる。

[0102]

図7は、本実施の形態のデータの消去時の各信号および各部位の電圧の変化を 示すタイミングチャートである。

[0103]

時刻 t 1 において動作信号 S W E が "1"となり、時刻 t 2 に消去信号 E が "1"、消去ブロック信号 E B O が "1"となることにより消去ブロック O が指定され、データの消去が開始される。この際、選択メモリセルM C O が形成されている p 型ウエル P W L O には、10 V の電圧が印加され、また、これにより分離領域 N i S O も 10 V に昇圧されるが、図の(h)および(i)に示すように、分離領域 N i S O の電圧(V N i S)や p 型ウエル P W L O の電圧(V W C O)が、10 V になるまでに、時間 T b を必要とする。なお、図の(h)に示すように、時刻 t 1 以降後述する時刻 t 9 まで、分離領域 N i S O は、開放状態(o p e n)に維持されている。

[0104]

この後、所定の期間に消去動作を行った後、時刻t3において消去信号E7が"0"、消去ベリファイ信号E7 Vが"1"となることによりベリファイ動作が開始する。この消去ベリファイ信号E7 Vが"1"の期間(t3~t4の間)に、データ(閾値電圧)の判定が行われる。この際、選択メモリセルMC0が形成されているp型ウエルPWL0は、07 Vに維持される。また、分離領域Ni SOは、開放状態(o pe n)に維持される。

[0105]

次いで、時刻 t 4 に消去信号 E が " 1 "、消去ベリファイ信号 E V が " 0 " となることにより再消去が開始される。

[0106]

しかしながら、時刻 t 4 においては、分離領域N i S O は、1回目の消去期間 (t 2 から t 3 の期間) に昇圧され、また、開放状態に維持されているため、前述したように、ほぼ10 V の電位を維持することができる。その結果、電圧発生回路は、p型ウエルPWL0を10 Vまでに昇圧するだけでよく、図の (i) に

示すように、p型ウエルPWL0の電圧(VWC0)が、所望の電圧になるまでの時間Tc(Tc<Tb=Tz)を短縮することができる。

[0107]

この後、所定の期間に消去動作を行った後、時刻 t 5 において消去信号 E が " 0"、消去ベリファイ信号 E Vが " 1"となることによりベリファイ動作が開始する。この消去ベリファイ信号 E Vが " 1"の期間(t 5~t 6の間)に、データ(閾値電圧)の判定が行われる。この際、p 型ウエル P W E L O は、 O V に維持され、また、分離領域 E N E S O は、開放状態(E O E P E D に維持される。

[0108]

次いで、データ(閾値電圧)の判定が"OK"であれば、時刻 t 6 に消去信号 Eが"1"、消去ブロック信号EB1が"1"となることにより消去ブロック1 が指定され、データの消去が開始される。この際、選択メモリセルMC1が形成されているp型ウエルPWL1には、10 Vの電圧が印加されるが、時刻 t 6 においても、分離領域NiSOは、1回目の消去期間(t 2から t 3の期間)に昇圧され、その電圧を維持しているため、電圧発生回路は、p型ウエルPWL1を10 Vまでに昇圧するだけでよく、図の(i)に示すように、p型ウエルPWL1の電圧(VWC1)が、所望の電圧になるまでの時間Tc(Tc<Tb)を短縮することができる。

[0109]

この後、所定の期間に消去動作を行った後、消去ブロック信号EBOの場合と同様にベリファイ動作が開始する(t7~t8)。

[0110]

[0111]

所望の消去ブロック中のメモリセルのデータの消去が完了した後は、動作信号 SWEが"O"となる。その後、時刻t 1 Oにおいて動作信号 SWEが"1"となり、時刻t 1 1 に書き込み信号 Pが"1"となることによりデータの書き込み

が開始される。この際、分離領域NiSOは、Vddに、p型ウエルPWLO~ 2は、OVに維持されている。また、メモリセルのソース、ドレイン領域(21)は、OVに維持されている。

[0112]

この後、所定の期間に、書き込み動作を行った後、時刻 t 1 2 において書き込み信号 P が "0"、書き込みベリファイ信号 P V が "1" となることによりベリファイ動作が開始する。この書き込みベリファイ信号 P V が "1"の期間(t 1 2 \sim t 1 3 の間)に、データ(閾値電圧)の判定が行われる。

[0113]

[0114]

このように、本実施の形態によれば、t1から t9までの消去期間中に、分離領域 NiSO を開放状態(open)に維持したので、2回目以降の消去動作で、選択メモリセルが形成されている p型ウエルの電圧が、所望の電圧になるまでの時間 Tc を短縮することができる。

[0115]

(実施の形態3)

図8は、本実施の形態のフラッシュメモリの構造およびデータ消去時の電圧の 印加状態を示す図である。なお、このフラッシュメモリのメモリセルの構成の説 明および書き込み、読み出しおよび消去動作の概略は、実施の形態1において図 25~図27を参酌しながらした説明と重複するので、ここでは、構成や消去動 作のうち本実施の形態に関わる主要な部分についてのみ説明する。

[0116]

構成については、図8に示すように、p型ウエルPWL0、1と半導体基板PSUBとの間にはn型の半導体領域からなる分離領域NiSO1が形成されている。また、p型ウエルPWL2と半導体基板PSUBとの間にはn型の半導体領域からなる分離領域NiSO2が形成されている。さらに、分離領域NiSO1と2との間には、p型ウエルPWが形成されている。

[0117]

このように、いくつかのp型ウエルPWL(消去ブロック)毎に、分離領域NiSOが分割して形成されている。

[0118]

ここでは、MCOは、消去ブロックO中のメモリセルとし、また、MC1は、 消去ブロック1中のメモリセル、MC2は、消去ブロック2中のメモリセルとし 、消去ブロックOのメモリセル(MCO等)に書き込まれたデータを消去する場 合についての電圧の印加状況を示す。

[0119]

図8に示すように、選択メモリセルMCOが形成されているp型ウエルPWLOおよびその下の分離領域NiSO1には、10Vの電圧が印加され、非選択メモリセルMC1、MC2が形成されているp型ウエルPWL1、2は、0Vに維持されている。一方、半導体基板PSUBは、0Vに維持されている。なお、選択メモリセル(指定された消去ブロック)と同一の分離領域NiSO上にあるメモリセルのソース、ドレイン領域は、開放状態(open)である。また、他の分離領域NiSO上にあるメモリセルのソース、ドレイン領域は、0Vに維持されている。

[0120]

ここで、選択メモリセルMC 0 が形成されている p 型ウエル P W L 0 および分離領域 N i S O 1 には、電圧発生回路 α 1 から電圧(v c c m、1 0 V)が供給される(図 9 参照)。

[0121]

図9は、前述の分離領域NiSOの分割状態と、分離領域NiSOと電圧発生回路 α 1との接続を示す図である。図示するように、分離領域NiSOは、消去ブロック2個ごとに分割されており、各分離領域NiSO1、2は、それぞれ制御回路NiSC31、32を介して電圧発生回路 α 1に接続されている。また、制御回路NiSC31、32には、消去ブロック信号EBO α 3が入力され、指定された消去ブロック下の分離領域NiSO1もしくは2に電圧発生回路 α 1から電圧が供給される。

[0122]

また、電圧発生回路 α 1は、電圧制御回路 $SWCO\sim3$ を介してp型ウエル $PWLO\sim3$ に接続されている。なお、電圧制御回路 $SWCO\sim3$ には、それぞれ消去ブロック信号 $EBO\sim3$ が入力され、この信号に応じて消去ブロック $O\sim3$ (p型ウエル $PWLO\sim3$)のいずれかが指定され、電圧発生回路 α 1から電圧が供給される。

[0123]

ここで、図 8 に示すように、非選択メモリセルM C 1 が形成されている p 型ウェル P W L 1 と分離領域 N i S O 1 との間に生じる寄生容量 C a_1 および分離領域 N i S O 1 と半導体基板 P S U B との間に生じる寄生容量 C b_1 は、電圧発生回路 α 1 によって充電される。

[0124]

しかしながら、消去ブロック0のメモリセル(MC0等)に書き込まれたデータを消去する場合には、非選択メモリセルMC2が形成されているp型ウエルPWL1と分離領域NiSO2との間に生じる寄生容量Ca2および分離領域NiSO2と半導体基板PSUBとの間に生じる寄生容量Cb2が生じないため、消去時間を短縮することができる。

[0125]

図10は、本実施の形態のデータの消去時の各信号および各部位の電圧の変化 を示すタイミングチャートである。

[0126]

[0127]

しかしながら、分離領域は、消去ブロック2個ごとに分割されているため、分離領域NiSO1により発生する寄生容量を低減することができる。その結果、消去時間を短縮することができる。

[0128]

この後、所定の期間に消去動作を行った後、時刻 t 3 において消去信号Eが"0"、消去ベリファイ信号E Vが"1"となることによりベリファイ動作が開始する。この消去ベリファイ信号E Vが"1"の期間(t 3~t 4の間)に、データ(閾値電圧)の判定が行われる。この際、分離領域N i S O や選択メモリセルMC O が形成されている p 型ウエル P W L O は、それぞれ O V に維持される。

[0129]

[0130]

この後、所定の期間に消去動作を行った後、時刻 t 5 において消去信号Eが"0"、消去ベリファイ信号E Vが"1"となることによりベリファイ動作が開始する。この消去ベリファイ信号E Vが"1"の期間(t5~t6の間)に、データ(閾値電圧)の判定が行われる。この際、分離領域NiSO1や選択メモリセルMC0が形成されているp型ウエルPWL0は、それぞれ0 Vに維持される。

[0131]

次いで、データ(閾値電圧)の判定が"OK"であれば、時刻 t 6に消去信号 Eが"1"、消去ブロック信号EB1が"1"となることにより消去ブロック1 が指定され、データの消去が開始される。この際、分離領域N i S O 1 や選択メモリセルM C 1 が形成されている p 型ウエル P W L 1 には、それぞれ 1 O V の電圧が印加されるが、図の(i)および(1)に示すように、分離領域N i S O 1

の電圧(VNiS1)やp型ウエルPWL1の電圧(VWC1)が、10Vになるまでの時間は、Tdで足る。

[0132]

この後、所定の期間に消去動作を行った後、消去ブロック信号EBOの場合と同様にベリファイ動作が開始(t7)し、データ(閾値電圧)の判定が"OK"であれば、時刻t8に消去信号Eが"1"、消去ブロック信号EB2が"1"となることにより消去ブロック2が指定され、データの消去が開始される。この際、分離領域NiSO2や選択メモリセルMC2が形成されているp型ウエルPWL2には、それぞれ10Vの電圧が印加されるが、図の(j)および(m)に示すように、分離領域NiSO2の電圧(VNiS2)やp型ウエルPWL2の電圧(VWC2)が、10Vになるまでの時間は、Td"で足る。

[0133]

即ち、この場合も、図示されていない非選択のp型ウエルと分離領域NiSO2との間に生じる寄生容量および分離領域NiSO2と半導体基板PSUBとの間に生じる寄生容量 Cb_2 を充電すればよいので、消去時間を短縮することができる。

[0134]

この後、所定の期間に消去動作を行った後、消去ブロック信号EBOの場合と同様にベリファイ動作が開始(t9)する。

[0135]

[0136]

所望の消去ブロック中のメモリセルのデータの消去が完了した後は、動作信号 SWEが "0"となる。その後、時刻 t 1 2 において動作信号 SWEが "1"となり、時刻 t 1 3 に書き込み信号 Pが "1"となることによりデータの書き込みが開始される。この際、分離領域 N i SO 1、2 は、V d d に、p 型ウエル PW

 $L \ 0 \sim 2$ は、 $0 \ V$ に維持されている。また、メモリセルのソース、ドレイン領域(2 1)は、 $0 \ V$ に維持されている。

[0137]

この後、所定の期間に、書き込み動作を行った後、時刻 t 1 4 において書き込み信号 P が "0"、書き込みベリファイ信号 P Vが "1" となることによりベリファイ動作が開始する。この書き込みベリファイ信号 P Vが "1"の期間 (t 1 $4\sim t$ 1 5 の間) に、データ(閾値電圧)の判定が行われる。

[0138]

[0139]

このように、本実施の形態によれば、分離領域NiSOを、消去ブロックの所定の単位ごとに分割し、指定された消去ブロックに対応する分離領域NiSOを昇圧することとしたので、寄生容量を低減することができる。その結果、消去時間を短縮することができる。

[0140]

ここで、分離領域NiSOの分割単位について、図11を参照しながら説明する。

[0141]

図11に示すように、例えば、消去ブロックEB0からEB15 (EB0~EB7は、4 k B、EB8は、3 2 k B、EB9~EB15は、6 4 k B) が存在する場合、これらのブロック内のメモリセルは、p型ウエルPWL0~15上に形成される。この消去ブロックEB0からEB15について、例えば、1 28 k B毎に分離領域Ni SO1~4を分離することができる。

[0142]

また、図12に示すように、メモリ容量が小さい消去ブロック、例えば、4kBのEB0~EB7については、分離領域を16kB毎に(分離領域NiSO11、12)、また、メモリ容量が大きい消去ブロック、例えば、64kBのEB10~EB15については、分離領域を192kB毎に(分離領域NiSO14

、15)分割することができる。なお、分離領域NiSO13は、96kBのメモリ容量の消去ブロック(EB8、EB9)に、対応している。

[0143]

前述のメモリ容量が小さい消去ブロックについては、消去回数が多いデータが 記憶されることが多く、消去回数が多い消去ブロックについては、分離領域Ni SOの分割数を多くすることで、さらなる消去時間の短縮を図ることができる。

[0144]

(実施の形態4)

図13は、本実施の形態のフラッシュメモリの構造およびデータ消去時の電圧の印加状態を示す図である。なお、このフラッシュメモリのメモリセルの構成の説明および書き込み、読み出しおよび消去動作の概略は、実施の形態1において図25~図27を参酌しながらした説明と重複するので、ここでは、構成や消去動作のうち本実施の形態に関わる主要な部分についてのみ説明する。

[0145]

構成については、図8を参酌しながら説明した実施の形態3の場合と同様に、p型ウエルPWL0、1と半導体基板PSUBとの間にはn型の半導体領域からなる分離領域NiSO1が形成されている。また、p型ウエルPWL2と半導体基板PSUBとの間にはn型の半導体領域からなる分離領域NiSO2が形成されている。さらに、分離領域NiSO1と2との間には、p型ウエルPWが形成されている。

[0146]

このように、いくつかのp型ウエルPWL(消去ブロック)毎に、分離領域NiSOが分割して形成されている。

[0147]

ここでは、MCOは、消去ブロックO中のメモリセルとし、また、MC1は、消去ブロック1中のメモリセル、MC2は、消去ブロック2中のメモリセルとし、消去ブロックOのメモリセル(MCO等)に書き込まれたデータを消去する場合についての電圧の印加状況を示す。

[0148]

図13に示すように、選択メモリセルMC0が形成されているp型ウエルPWL0には、10Vの電圧が印加され、p型ウエルPWL0下の分離領域NiSOLは、開放状態(open)に維持されている。また、非選択メモリセルMC1、MC2が形成されているp型ウエルPWL1、2は、0Vに維持されて、半導体基板PSUBは、0Vに維持されている。なお、選択メモリセル(指定された消去ブロック)と同一の分離領域NiSO上にあるメモリセルのソース、ドレイン領域は、開放状態(open)である。また、他の分離領域NiSO上にあるメモリセルのソース、ドレイン領域は、0Vに維持されている。

[0149]

ここで、選択メモリセルMCOが形成されているp型ウエルPWLOには、電源回路VS中の電圧発生回路から電圧(vccm、10V)が供給される(図14参照)。

[0150]

図14は、前述の分離領域NiSOの分割状態と、分離領域NiSOと制御回路NiSO41、42との接続を示す図である。図示するように、分離領域NiSOは、消去ブロック2個ごとに分割されており、各分離領域NiSO1、2は、それぞれ制御回路NiSC41、42に接続されている。この制御回路NiSC41、42には、消去ブロック信号EBO~3が入力され、指定された消去ブロック下の分離領域NiSOが開放状態(open)に維持される。

[0151]

また、電源回路VS中の電圧発生回路は、電圧制御回路SWCO~3を介して p型ウエルPWLO~3に接続されている。なお、電圧制御回路SWCO~3に は、それぞれ消去ブロック信号EBO~3が入力され、この信号に応じて消去ブロックO~3(p型ウエルPWLO~3)のいずれかが指定され、電源回路VS から電圧が供給される。

[0152]

ここで、図13に示すように、非選択メモリセルMC1が形成されているp型ウエルPWL1と分離領域NiSO1との間に生じる寄生容量 Ca_1 および分離領域NiSOと半導体基板PSUBとの間に生じる寄生容量 Cb_1 は、電源回路

VSによって充電される。

[0153]

[0154]

さらに、前述の寄生容量 Ca_1 および Cb_1 が、一度充電された後は、分離領域 NiSO1が、開放状態(open)に維持されているため、2回目以降の消去 動作時には、p型ウエルPWL1と分離領域NiSO1との間に生じた寄生容量 Ca_0 を充電するだけでよく、消去時間を短縮することができる。

[0155]

図15は、本実施の形態のデータの消去時の各信号および各部位の電圧の変化 を示すタイミングチャートである。

[0156]

[0157]

このように、時間Teを要するが、分離領域は、消去ブロック2個ごとに分割されているため、分離領域NiSO1により発生する寄生容量 Ca_1 、 Cb_1 を低減することができる。その結果、消去時間を短縮することができる。

[0158]

[0159]

次いで、時刻 t 4 に消去信号 E が "1"、消去ベリファイ信号 E V が "0"となることにより再消去が開始される。

[0160]

[0161]

この後、所定の期間に消去動作を行った後、時刻 t 5 において消去信号 E が " 0"、消去ベリファイ信号 E Vが " 1"となることによりベリファイ動作が開始する。この消去ベリファイ信号 E Vが " 1"の期間(t 5~t 6の間)に、データ(閾値電圧)の判定が行われる。この際、p型ウエル P W E L O は、E V V C 化維持され、また、分離領域 E N E S O 1 は、開放状態(E P E n)に維持される。

[0162]

次いで、データ(閾値電圧)の判定が"OK"であれば、時刻 t 6に消去信号 Eが"1"、消去ブロック信号EB1が"1"となることにより消去ブロック1 が指定され、データの消去が開始される。この際、選択メモリセルMC1が形成されているp型ウエルPWL1には、10Vの電圧が印加されるが、図の(h) および(k)に示すように、時刻 t 6においては、分離領域NiSO1は、1回

目の消去期間(t2からt3の期間)に昇圧されているため、電圧発生回路は、p型ウエルPWL1を10Vまでに昇圧するだけでよく、消去時間(Tf)を短縮することができる。

[0163]

また、分離領域N i S O 1 の電圧が下がっているような場合であっても、分離領域N i S O 1 により発生する寄生容量C a $_1$ 、C b $_1$ は小さいため、消去時間を短縮することができる。

[0164]

[0165]

次いで、時刻 t 8 に消去信号 E が " 1 "、消去ベリファイ信号 E V が " 0 " となることにより再消去が開始される。

[0166]

[0167]

この後、所定の期間に消去動作を行った後、消去ブロック信号EBOの場合と同様にベリファイ動作が開始(t9)する。

[0168]

なお、以上の期間(t 1 \sim t 9 \pm τ 0 のうち、消去および再消去が行われている期間(t 2 \sim t 3、 t 4 \sim t 5、 t 6 \sim t 7、 t 8 \sim t 9)は選択されたメモ

リセル(指定された消去ブロック)と同一の分離領域上に形成されるメモリセルのソース、ドレイン領域(21)が、開放状態(open)維持されている。

[0169]

所望の消去ブロック中のメモリセルのデータの消去が完了した後は、動作信号 SWEが"0"となる。その後、時刻t12において動作信号 SWEが"1"となり、時刻t13に書き込み信号 Pが"1"となることによりデータの書き込みが開始される。この際、分離領域 NiSO1、2は、Vddに、p型ウエル PW L0~2は、0 Vに維持されている。また、メモリセルのソース、ドレイン領域(21)は、0 Vに維持されている。

[0170]

この後、所定の期間に、書き込み動作を行った後、時刻 t 1 4 において書き込み信号 P が "0"、書き込みベリファイ信号 P V が "1"となることによりベリファイ動作が開始する。この書き込みベリファイ信号 P V が "1"の期間(t 14 ~ t 1 5 の間)に、データ(閾値電圧)の判定が行われる。

[0171]

[0172]

このように、本実施の形態によれば、分離領域NiSOを、消去ブロックの所定の単位ごとに分割し、指定された消去ブロックに対応する分離領域NiSOを昇圧することとしたので、寄生容量を低減することができる。その結果、消去時間を短縮することができる。

[0173]

また、本実施の形態によれば、t1からt11までの消去期間中に、指定された消去ブロックに対応する分離領域NiSOを開放状態(open)に維持したので、2回目以降の消去動作において、選択されたメモリセルが形成されている p型ウエル電圧が、所望の電圧になるまでの時間Tfを短縮することができる。

[0174]

ここで、分離領域NiSOの分割単位については、実施の形態3において図1

1および図12を参照しながら説明したように、一定の容量(例えば、128kB)毎に分離領域NiSOを分離することができる。また、メモリ容量が小さい消去ブロック(例えば、4kBのEBO~EB7)については、小単位(例えば、16kB)毎に、また、メモリ容量が大きい消去ブロック(例えば、64kBのEB10~EB15)については、比較的大きな単位(例えば、192kB)毎に分離領域NiSOを分割することができる。

[0175]

このように、消去回数が多いデータが記憶されるメモリ容量が小さい消去ブロックについては、分離領域NiSOの分割数を多くすることで、さらなる消去時間の短縮を図ることができる。

[0176]

(実施の形態5)

ここでは、実施の形態1~4中で示した種々の回路の一例について説明する。

[0177]

図16(a)は、実施の形態1等で説明した電圧制御回路SWCi($i=0\sim3$)の一例である。この回路は、消去ブロック信号EBi($i=0\sim3$)および消去信号Eに応答して、選択メモリセルおよび非選択メモリセルのソース(21)を開放状態(open)に維持する。また、選択されたメモリセルが形成される p型ウエルに所定の電位を供給する。ここで、LVUとは、図16(b)に示すような電圧レベル変換回路である(図17から図23について同じ)。

[0178]

また、実施の形態1等で説明した電源回路VS中には、図17もしくは図18 に示すような、昇圧電源回路が形成される。

[0179]

また、図19および図20は、実施の形態2で説明した制御回路NiSC2の一例である。これらの回路は、動作信号SWE、消去ベリファイ信号EVおよび消去信号E等に応答して、分離領域NiSOを開放状態(open)に維持する

[0180]

また、図21および図22は、実施の形態3で説明した制御回路NiSC31、32の一例である。この回路は、分割された分離領域(NiSO1もしくは2)上の消去ブロックに入力される消去ブロック信号(EBO、1もしくはEB2、3)に応答して分離領域(NiSO1もしくは2)を開放状態(open)に維持する。

[0181]

また、図23は、実施の形態4で説明した制御回路NiSC41、42の一例である。この回路は、動作信号SWE、消去ベリファイ信号EVおよび消去信号E等、並びに分割された分離領域(NiSO1もしくは2)上の消去ブロックに入力される消去ブロック信号(EBO、1もしくはEB2、3)に応答して分離領域(NiSO1もしくは2)を開放状態(open)に維持する。

[0182]

(実施の形態6)

ここでは、実施の形態 1~4 中で示したフラッシュメモリのメモリセルの構成 と周辺回路を構成する高耐圧MISFET (Metal Insulator Semiconductor Fi eld Effect Transistor) や低耐圧MISFETとの関係を説明する。

[0183]

図33に示すように、メモリアレイ部の周辺には、周辺回路領域が存在する。

[0184]

このメモリアレイ部には、半導体基板PSUB中に形成されたp型ウエルPW Lの主表面にメモリセルMCが複数個形成されている。これらのメモリセルの構成は、実施の形態1等で図25を参照しながら説明したので詳細な説明は省略する。

[0185]

また、周辺回路領域には、高耐圧部と低耐圧部が存在し、高耐圧部には、ゲート絶縁膜(GZ1)の厚いMISFETQHn、QHpが形成され、低耐圧部には、ゲート絶縁膜(GZ2)の薄いMISFETQLn、QLpが形成されている。なお、QHn、QLnは、nチャネル型MISFETであり、QHp、QLpは、pチャネル型MISFETである。なお、周辺回路部の各構成のうち、メ

モリアレイ部と同様の部位については、対応する符号を付け、その詳細な説明を 省略する。

[0186]

このようなMISFETQHn、QHp、QLn、QLp等を組み合わせることにより実施の形態5で説明した種々の回路が構成される。

[0187]

(実施の形態7)

ここでは、実施の形態 1 ~ 4 中で示したフラッシュメモリを用いたシステムについて説明する。

[0188]

例えば、図34は、前述のフラッシュメモリを内蔵したマイクロコンピュータ のシステム構成図である。

[0189]

図示するように、フラッシュメモリ701は、中央処理装置(CPU)702 やフラッシュメモリコントローラ706等によりバスを通じて制御される。ここで、703は、周辺回路、704は、バスコントローラ、705は、RAM(Random Access Memory)部、708は、入出力部を示す。

[0190]

例えば、図35に示すように、このCPU702は、フラッシュメモリコントローラ706にバスを通じて、フラッシュメモリコントローラ706中の制御レジスタ706aからは、前記命令に対応して動作信号(SWE、EB0~3、P、PV、E、EV)が作成される。さらに、これらの動作信号は、バスおよびフラッシュメモリモジュール701中の制御回路701aを介して電源回路VSに入力される。また、フラッシュメモリモジュール701中のアドレスバッファ回路701cには、CPU702からバスを通じてアドレス信号が入力され、この信号および前述の制御回路701aからの信号に対応してメモリマット701d中のメモリセルが選択される。さらに、メモリマット701dには、実施の形態1~4で説明したように、電源回路VSによって書き換え電圧やベリファイ電圧等が印加される。

[0191]

図36は、前述のフラッシュメモリを用いた不揮発性記憶装置の概略図である。不揮発性記憶装置は、単一の半導体基板上に、前述のフラッシュメモリを有するメモリアレイ部901と不揮発性記憶装置の動作を制御する制御部902とフラッシュメモリに印加する電圧を生成する電圧生成部903と不揮発性記憶装置と図示しない外部とのデータ等の授受を行うインタフェース部904とを有する。不揮発性記憶装置は、外部から動作指示をコマンドとして受け付け、上記コマンドに応じて上記制御部902が上記メモリアレイ部901に格納されたデータを読出し、データを書込み、又はデータの消去等の動作を制御する。

[0192]

不揮発性記憶装置は、上記外部からのデータの消去を指示するコマンドや既にデータが格納されている領域へのデータの書込み(以下書換えという)を指示するコマンドに応じて、前述の分離領域NiSOに生じる寄生容量を充電し、又は分離領域NiSOに生じる寄生容量を充電するためのコマンドを受けるようにしても良い。更には不揮発性記憶装置内に外部から供給される電圧の検出回路を有するようにし、外部から供給される電圧が所定のレベルになることを検出し、それに応じて分離領域NiSOに生じる寄生容量を充電するようにしても良い。上記書換え動作の場合、当該領域に格納されているデータの消去を行い、その後に当該領域へデータの書込みを行う。

[0193]

いわゆるストレージ用途として用いられる大容量の不揮発性記憶装置の場合、データの消去や書換え等のデータの消去動作を含む動作が比較的多く発生するため、消去動作時に必要な電位差を制御電極CGにのみ印加しp型ウェル領域にはOvを印加するようにした場合、フラッシュメモリのゲート絶縁膜GZに高電圧が印可されることによるストレスが生じ、書換え回数の上限が生じることとなる。そのためデータの消去動作時に、p型ウェル領域に正電圧を印可し制御電極CGに負電圧を印加することにより相対的に高い電位差を生じさせるようにすることは、ゲート絶縁膜GZに生じるストレスを減じ、フラッシュメモリの書換え回数を増加させるのに有効である。また、p型ウェル領域に正電圧を印加することにより分離

領域NiSOに生じる寄生容量に予め充電しておくことは、データの消去や書換え等の動作の高速化においても有効である。

[0194]

図37は、図36において説明した不揮発性記憶装置を用いたメモリカードの 概略図である。図示するように、メモリカードCDは、不揮発性記憶装置801~803、制御部804及びインタフェース部805を有する。不揮発性記憶装置801~803は複数記載しているが、その数については制限されず、1の不揮発性記憶装置のみであっても良い。インタフェース部805は、メモリカードの外部に接続される図示しないホスト装置からの動作指示を受け、ホスト装置からの動作指示はバスBUSを介して上記制御部804に渡される。制御部804は上記動作指示に応じて、不揮発性記憶装置801~803に格納されるデータを読出し、データを書込み、又はデータの消去等の動作を制御するコマンドを、上記不揮発性半導体記憶装置801~803へ発行する。

[0195]

上記制御部804からの上記データの消去コマンド又は書換えコマンドの発行に応じて、上記不揮発性記憶装置は分離領域NiSOに電荷を充電するようにしてもよく、又は、制御部804から分離領域NiSOに電荷を充電するためのコマンドを発行されるようにしても良い。この場合、上記メモリカードは上記ホスト装置に接続されることにより電力が供給され、上記制御部804は上記電力の供給に応じて内部に有するレジスタを初期化し、上記レジスタに上記不揮発性半導体記憶装置801~803の分離領域NiSOが充電済みか否かの情報を持たせるようにしても良い。

[0196]

メモリカードに用いられる不揮発性記憶装置は、前述のストレージ用途として 用いられる大容量のものであることが多く、データの消去や書換え等の動作の高 速化を図るために、複数の不揮発性記憶装置に対して同時にコマンドを発行し、 又は1の不揮発性記憶装置に発行したコマンドの動作が完了する前に他の不揮発 性記憶装置に対してコマンドを発行するようにしても良い。

[0197]

メモリカードの用途としては、通信回線を介してのデータの授受、具体的には 携帯電話を用いた音楽データの配信等が考えられる。このような用途に使用する 場合、比較的頻繁にデータの書換えが行われることとなり、またデータの消去や 書換え等の際のデータの消去動作に時間がかかると、通信時間の増大といった問 題が生じることとなるため、書換え回数の増加と消去動作の高速化はこのような 用途においても有効である。さらには、消去動作の毎に分離領域NiSOの充放電を 行うことは、消費電力の増大をもたらすため、分離領域NiSOへの充放電回数を減 らすことは消費電力の削減の点においても有効である。

[0198]

このように、フラッシュメモリのみならず、例えばマイクロプロセッサ等のような論理回路とフラッシュメモリとを同一の半導体基板に設けている混載型の装置にも広く適用できる。

[0199]

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない 範囲で種々変更可能であることはいうまでもない。

[0200]

例えばメモリセルとして、いわゆるDiNOR型のメモリセルを例に説明したが、AND型もしくはNAND型等、制御電極と半導体基板(ウエルやソース、ドレイン領域も含む)との電位差を利用して、電荷蓄積層中の電子を引きぬく消去方法を利用する不揮発性半導体記憶装置に広く適用可能である。

[0201]

【発明の効果】

本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。

[0202]

すなわち、半導体基板と、不揮発性メモリセルが形成される第1の半導体領域 との間に形成された第2の半導体領域(NiSO)に、前記第1の半導体領域に 電圧を印加する手段とは異なる電圧印加手段を利用して、第2の半導体領域によ って生じる寄生容量を充電することとしたので、不揮発性メモリセルのデータの 消去時間を短縮することができる。

[0203]

また、半導体基板と、不揮発性メモリセルが形成される第1の半導体領域との間に形成された第2の半導体領域に電圧の印加を禁止する手段を設け、不揮発性メモリセルのデータの消去時間に、第2の半導体領域を開放状態としたので、不揮発性メモリセルのデータの消去時間を短縮することができる。

[0204]

また、半導体基板と、不揮発性メモリセルが形成される第1の半導体領域との間に形成された第2の半導体領域を複数に分割したので、複数に分割された第2の半導体領域によって生じる寄生容量を低減することができ、不揮発性メモリセルのデータの消去時間を短縮することができる。

【図面の簡単な説明】

【図1】

本発明の一実施の形態であるフラッシュメモリに書き込まれたデータを消去する際に p型ウエルおよび分離領域に印加される電圧を示す図である。

【図2】

分離領域およびp型ウエルと電圧発生回路との接続を示す図である。

【図3】

本発明の一実施の形態であるデータの消去時の各信号および各部位の電圧の変化を示すタイミングチャートである。

【図4】

分離領域およびp型ウエルと電圧発生回路との接続を示す図である。

【図5】

本発明の一実施の形態であるフラッシュメモリに書き込まれたデータを消去する際にp型ウエルおよび分離領域に印加される電圧を示す図である。

【図6】

分離領域およびp型ウエルと制御回路および電源回路との接続を示す図である

【図7】

本発明の一実施の形態であるデータの消去時の各信号および各部位の電圧の変化を示すタイミングチャートである。

【図8】

本発明の一実施の形態であるフラッシュメモリに書き込まれたデータを消去する際にp型ウエルおよび分離領域に印加される電圧を示す図である。

【図9】

分離領域および p 型ウエルと制御回路および電源回路との接続を示す図である

【図10】

本発明の一実施の形態であるデータの消去時の各信号および各部位の電圧の変化を示すタイミングチャートである。

【図11】

本発明の一実施の形態であるフラッシュメモリの消去ブロックと分離領域との関係を示す図である。

【図12】

本発明の一実施の形態であるフラッシュメモリの消去ブロックと分離領域との関係を示す図である。

【図13】

本発明の一実施の形態であるフラッシュメモリに書き込まれたデータを消去する際にp型ウエルおよび分離領域に印加される電圧を示す図である。

【図14】

分離領域および p 型ウエルと制御回路および電源回路との接続を示す図である

【図15】

本発明の一実施の形態であるデータの消去時の各信号および各部位の電圧の変化を示すタイミングチャートである。

【図16】

(a) および(b) は、本発明の一実施の形態に用いられる回路の具体的構成

を示した図である。

【図17】

本発明の一実施の形態に用いられる回路の具体的構成を示した図である。

【図18】

本発明の一実施の形態に用いられる回路の具体的構成を示した図である。

【図19】

本発明の一実施の形態に用いられる回路の具体的構成を示した図である。

【図20】

本発明の一実施の形態に用いられる回路の具体的構成を示した図である。

【図21】

本発明の一実施の形態に用いられる回路の具体的構成を示した図である。

【図22】

本発明の一実施の形態に用いられる回路の具体的構成を示した図である。

【図23】

本発明の一実施の形態に用いられる回路の具体的構成を示した図である。

【図24】

本発明の一実施の形態であるフラッシュメモリ(EEPROM)におけるメモリアレイの一例を示す要部回路図である。

【図25】

本発明の一実施の形態であるフラッシュメモリ(EEPROM)の要部断面を 示す図である。

【図26】

(a)~(e)は、本発明の一実施の形態であるフラッシュメモリ(EEPR OM)の動作を示す図である。

【図27】

(a) および(b) は、本発明の一実施の形態であるフラッシュメモリ(EEPROM)の動作フローを示す図である。

【図28】

本発明の課題を説明するためのフラッシュメモリの構成およびこれ書き込まれ

たデータを消去する際にp型ウエルおよび分離領域に印加される電圧を示す図である。

【図29】

図28に示すフラッシュメモリのデータの消去時の各信号および各部位の電圧 の変化を示すタイミングチャートである。

【図30】

図28に示すフラッシュメモリの分離領域およびp型ウエルと電圧発生回路との接続を示す図である。

【図31】

フラッシュメモリの消去ブロック内のメモリセルを説明するための図である。

【図32】

(a) および (b) は、フラッシュメモリの消去ブロックを説明するための図 である。

【図33】

本発明の一実施の形態であるフラッシュメモリ(EEPROM)と周辺回路領域との関係を示す図である。

【図34】

フラッシュメモリを内蔵したマイクロコンピュータのシステム構成図である

【図35】

CPU、フラッシュメモリコントローラおよびフラッシュメモリモジュールとの関係を示す図である。

【図36】

フラッシュメモリを用いたメモリカードの概略図である。

【図37】

単体チップ上に、メモリアレイ部、制御部、電圧生成部およびインターフェース部を形成した場合の概略図である。

【符号の説明】

0~3 消去ブロック

- EBi 消去ブロック信号
- EV 消去ベリファイ信号
- FG 浮遊電極
- GBL 主データ線
- GZ ゲート絶縁膜
- MC メモリセル
- MC0~3 (フラッシュ)メモリセル
- NWL n型ウエル
- NiSC2 制御回路
- NiSC31、32 制御回路
- NiSC41、42 制御回路
- NiSO 分離領域
- NiSO1、2 分離領域
- NiSO1~4 分離領域
- NiSO11~14 分離領域
- P 書き込み信号
- PSUB 半導体基板
- PV 書き込みベリファイ信号
- PW p型ウエル
- PWL p型ウエル
 - PWL0~15 p型ウエル
 - QHn nチャネル型MISFET
 - QHp pチャネル型MISFET
 - QLn nチャネル型MISFET
 - QLp pチャネル型MISFET
 - SBL 副データ線
 - SCO~SC3 信号配線
 - SL 副ソース線
 - SWE 動作信号

SWi、SWC0~SWC3 電圧制御回路

Sw1 スイッチ

T 階層化トランジスタ

Ta~Tf 時間

Tx 期間

Tz 期間

VS 電源回路

Z0~Z3 信号配線


t0~T16 時刻

α、α1 電圧発生回路

β1 電圧発生回路


【書類名】 図面

【図1】




【図2】

図 2




【図3】




【図4】

Z 4




【図5】




【図6】


Ø 6



【図7】




【図8】




8 X 【図9】

Ø 9




【図10】




【図11】

図 11




【図12】

図 12




【図13】




【図14】


図 14




【図15】




【図16】






【図17】

図 17




【図18】




【図19】

図 19




【図20】

Z 20




【図21】


図 21



【図22】




【図23】




【図24】

図 24





【図25】





【図26】


図 26













【図27】


図 27



【図28】




【図29】




【図30】

図 30




【図31】


Z 31



【図32】




【図33】




【図34】

Z 34




【図35】

図 35




【図36】

Ø 36



【図37】

図 37



【書類名】 要約書

【要約】

【課題】 フラッシュメモリ(EEPROM)等の不揮発性記憶装置のデータの 消去時間の短縮を図る。

【解決手段】 半導体基板PSUB上に分離領域NiSOを介して形成されたフラッシュメモリセルMC0~2のうちメモリセルMC0に書き込まれたデータを消去する際に、メモリセルMC0が形成されているp型ウエルPWL0を10Vに昇圧し、また、分離領域NiSOを前記p型ウエルPWL0に電圧を印加する手段とは異なる電圧印加手段を利用して12Vまで昇圧する。その結果、非選択メモリセルMC1、MC2が形成されているp型ウエルPWL1、2のそれぞれと分離領域NiSOとの間に生じる寄生容量Caړ、Ca²および分離領域NiSOと半導体基板PSUBとの間に生じる寄生容量Cbが、前記電圧印加手段によって充電されるため、寄生容量の充電に要する時間を低減でき、消去時間を短縮することができる。

【選択図】 図1

出願人履歴情報

識別番号

(000005108)

1. 変更年月日 1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名

株式会社日立製作所

出願人履歴情報

識別番号

[000233169]

1. 変更年月日 1998年 4月 3日

[変更理由] 名称変更

住 所 東京都小平市上水本町5丁目22番1号

氏 名 株式会社日立超エル・エス・アイ・システムズ



Creation date: 10-23-2003

Indexing Officer: TDAO - TUAN DAO

Order of re-scan issued on

Team: OIPEBackFileIndexing

Dossier: 10083602

Legal Date: 04-23-2003

No.	Doccode	Number of pages
1	CTNF	6
2	892	1